iPhone 7とApple WatchのCPU改良を詳しく見る
先週水曜日のメディアイベントで、Appleは2つの新しいプロセッサ、iPhone 7と7 Plus向けのA10 Fusionと、Apple Watch Series 2向けのS2を発表しました。Appleはプレゼンテーションの中でS2については簡単に触れただけでしたが、A10 Fusionについてはかなりの時間を割いて説明しました。「Fusion」というサフィックスは、A10が採用しているヘテロジニアスアーキテクチャを指し、高出力・高スループットのコア2つと、より電力効率の高い小型コア2つを搭載しています。
Appleは新型AirPodsに、W1チップと呼ばれるもう一つの非常に重要な独立型シリコンを搭載しました。これはAppleが過去1年間に行った膨大なエンジニアリング作業の成果であり、A10はAppleの64ビット移行以来、同社のシステムオンチップ(SoC)ラインにとって最も重要なチップです。
AppleはA10の発売当初から、33億個のトランジスタを搭載した4コアCPUという最大の技術的変更点を披露しました。A9のトランジスタ数はAppleによって公表されていませんが、A8の20億個と新型A10の33億個の中間あたりになる可能性が高いでしょう。A9のトランジスタ数は30億個を大きく下回る可能性が高いでしょう。そうでなければ、A9だけでも十分に誇れるはずです。
A10の33億という数字は、A8と比べて50%以上も大きくなっています。この大幅な増加は、小型ながらも2つの新しいCPUコアと、大幅に強化された画像信号プロセッサ(ISP)の追加によるところが大きいと考えられます。Appleはまた、GPUは6クラスター設計のままであることも明らかにしましたが、ベンチマーク結果からはL1およびL2キャッシュのサイズは変更されていないことが示唆されています。
プロセスノードはTSMCの16nm FinFETプロセスで製造されたA9と変わらないと予想されるため、前世代機と比較してダイサイズが大きくなる可能性が非常に高い。しかし、Appleは、競合するSamsungの14nm FinFETプロセスでツインデザインを作成するという複雑さを伴わずに、より成熟したプロセス上で配置とサイズを最適化できた可能性もある。
リークされたロジックボードの写真からも、デバイスパッケージがApple A9よりも大きいことが示唆されているが、新しいInFOパッケージングプロセッサがデバイスパッケージのフットプリントに何らかの影響を与えるかどうかは不明だ。
Appleはまた、A10のピーク性能が前世代のA9と比べて最大40%向上する可能性があることも明らかにしました。ベンチマークで示された2.33GHzのコア速度は、A9の1.85GHzよりも約25%高速であり、Appleはアーキテクチャの強化によってさらに25%のピーク性能向上を実現したことを意味します。
プロセスノードが変更されていない可能性が高いことを考えると、クロック速度が25%向上したことは大きな意味を持ちます。つまり、この向上はInFOパッケージの優れた熱性能によって実現された可能性が高いということです。また、これは、高速コア2個と低速で消費電力を抑えたコア2個を備えたAppleのヘテロジニアスアーキテクチャによってのみ可能になったとも考えられます。
Appleのクロック速度向上は、コアの動作速度を上げるために電圧を上げるだけではないだろう。低速コアを2つ導入することで、Appleはコア全体、あるいはそのサブパーツを完全に無効化できる、ダイナミック電圧・周波数スケーリング(DVFS)の全く新しい選択肢を開拓した。Appleはコア間のワークロードを管理するために独自のパフォーマンスコントローラを設計しており、業界筋によると、キャッシュ共有によってキャッシュが互いの内容を常に読み取って切り替えに備える必要がないようにしているという。そうしないと、電源投入時に最新データの取得に遅延が生じる可能性があるからだ。
このコンセプトは、ARMが2011年にCortex-A15「Eagle」設計で「big.LITTLE」という名称で発表したため、聞き覚えがあるかもしれません。ARMのbig.LITTLEスキームにはパフォーマンスコントローラとキャッシュコヒーレンス機構も搭載されていますが、Linux OSのパフォーマンス管理を念頭に置いて設計する必要がありました。一方、Appleはパフォーマンスコントローラへのソフトウェアインターフェースを必要に応じてiOSに組み込むことができます。今後、どのキャッシュが共有され、どのキャッシュが何らかのコヒーレンス機構によって更新されるのか、より詳しく分かってくるかもしれません。
クロック速度を2.33GHzに引き上げることで、AppleはQualcommやSamsungといった競合SoCメーカーのクロック速度に大幅に近づくことになります。また、Appleはこれらの速度を実現するためにトランジスタにも変更を加えた可能性があります。電圧を上げ、静的リーク電流(避けられない無駄な電力)が大きいトランジスタを選択することで、Appleはこれらの高いクロック速度を実現しています。Appleのチップチームは、トランジスタ数の増加、管理電力のオーバーヘッドの増加、あるいは異なるロジック実装によるスイッチングアクティビティの増加など、一般的に消費電力が大きくなるアーキテクチャ設計も可能です。
重要なのは、熱の影響に対処するための装備が充実しているため、これらの犠牲を払うことが今では問題ないこと、また、回路がアクティブに使用されていないときは単に電源をオフにして低電力コアに切り替えることができるため、これらすべての変更による静的電力消費に対処する必要がないことです。
AppleのA10に搭載された2つの小型コアは、大型コアと同様に大きな注目を集めており、これらもApple独自のカスタム設計なのか、それともCortex-A53のようなARMの標準低消費電力コアの派生版なのか、様々な憶測が飛び交っています。長年にわたる完全カスタム設計の後、なぜAppleが低消費電力CPUに既成のソリューションを選んだのか疑問に思うのも当然ですが、確かに前例はまだあります。
あらゆる兆候から判断すると、初代Apple WatchはCortex-A7 CPUを搭載しています。Apple Watchとの比較は興味深いものです。Series 2はデュアルコア設計にアップグレードされ、初代より最大50%高速化されただけだからです。カスタム設計と標準設計という同じ問題がここでも関係しており、S2のデュアルコアCPUは、A10の低消費電力オプションに搭載されているものと同じデュアルコアである可能性があります。
このアーキテクチャ移行をめぐる主要な疑問は、なぜ今Appleがヘテロジニアスアーキテクチャを採用するのに適切な時期だったのか、ということです。一つの可能性として、Appleの主要コア設計はあまりにも最適化されていたため、得られるメリットがほとんどなく、そのメリットも深刻な収穫逓減を伴うものだったことが挙げられます。クロック速度を上げることはパフォーマンスを向上させる簡単な方法ですが、それに伴う発熱と電力コストが分割の原動力となった可能性があります。
ダイサイズも無制限ではありません。CPUを大型化することでメリットが得られるのであれば、Appleはそうした道を選んだのかもしれません。ISPの機能強化も、L3 SRAMキャッシュを4MBから8MBに増やす大きな理由になったかもしれません。これもダイサイズに一定の影響を与えます。今後は、CPUのクロック速度も無制限にはならないことを念頭に置くことが重要です。例えば、ハイエンドデスクトップCPUは過去10年間、3GHzから4GHzの間で推移してきました。
Appleの技術情報開示は、A10のグラフィックス性能について触れて締めくくられました。幸いなことに、フィル・シラー氏が6クラスター設計であると言及していたため、A9のクラスター数と一致することが分かりました。Appleのパフォーマンスに関する主張では、A10 GPUはA9のGPUと比較して最大50%高速でありながら、消費電力はわずか2/3であるとも示唆されています。
AppleがA10にA9と同じプロセスノードを採用したことも分かっています。A9に搭載されたImagination Technologiesの7XTシリーズGPUの発表以来、ImgTecから発表された新型高性能GPUは1つだけで、既存の7XTシリーズにコンピュータービジョンとコンピューティング性能の強化機能を追加するだけのものでした。
消費電力の削減だけを見ると、Appleがこれらのパフォーマンスを謳うためにクロック速度を上げた可能性は排除されます。そのため、未発表のGPU、Apple設計のGPU、あるいは私たちが知らないその他の大きなアーキテクチャの変更など、何らかの大きな変更が加えられている可能性が高いでしょう。Appleが金属部分の強化によって多少の性能向上を謳う可能性はありますが、最大50%の速度向上というのは、かなり大げさな主張に思えます。
Apple のパフォーマンス向上の主張は、歴史的にベンチマークで実際に表れる傾向があるため、GPU が完全にベンチマークされ、顕微鏡で撮影されると、これは特に興味深い領域となるでしょう。
AppleのAirPodsの発表もまた、Appleの新しいワイヤレス接続チップであるW1を搭載していることから重要な瞬間でした。発表の中で、フィル・シラー氏はこれがApple初のワイヤレスチップであることに特に重点を置き、今後さらに多くのチップが登場することを示唆しました。AppleがBroadcomから複数のRFエンジニアを雇用して以来、私たちは数年にわたって待ち望んできましたが、この小型Bluetoothチップは、Appleが将来のデバイスにWi-Fiチップやセルラーベースバンドモデムなどの独自のRFコンポーネントを提供するための足がかりとなる可能性があります。
しかし、この分野に参入し、一般市場で競争相手となるのは非常に困難です。例えば、新型iPhoneに搭載される可能性が高いIntel独自のLTE製品がその例です。これらのチップはゼロから開発されるのではなく、IntelによるInfineonの買収によって生まれたものであり、Intel独自のプロセスではなくTSMCのプロセスで製造されています。カスタムワイヤレスチップの潜在的なメリットは、SoCに見られるような完全カスタムCPUソリューションほど明確ではありません。そのため、Appleの野望が必ずしもそこまでに及ぶとは限りません。
今後数週間で分解が始まり、徹底的なベンチマークテストが実施され、Chipworksなどの企業によるより高度な分析結果が少しずつ公開され始めると、さらに多くのことが明らかになるでしょう。そうすれば、Appleがチップの性能向上にどのような具体的な方法や技術を用いてきたのかがより明確になり、今後の展開についてもより明確な見通しが得られるかもしれません。